中国信通院政策与经济研究所刘杰对报告进行了深入解读。

TBDR架构下过多drawcall会导致Frame Data膨胀，引发内存压力、带宽拥堵、命令处理瓶颈和瓦片缓存溢出等问题，严重影响渲染性能。

流水线并行（Pipeline Parallelism） 是一种优化技术，旨在加速大规模深度学习 模型的训练，尤其适用于模型 非常大，以至于无法直接在单个设备上训练的情况。

基于德州仪器（TI）AM68架构、搭载IMG BXS-4-64 GPU的设备集群现已集成至Mesa上游持续集成系统。

随着云计算技术的爆发，数据存储与处理大规模向云端迁移。如今，随着物联网设备的爆发式增长，计算模型再次向本地回归。

alpha test的不可预测性迫使显卡处理所有像素，削弱了TBDR的性能优势。

目前，芯粒已成为下一代系统架构讨论中的核心议题。

本文将系统剖析各类数据标注方法的技术原理、适用场景与选型框架，为不同成熟度、不同预算、不同隐私要求的AI项目提供实战指南。

这篇文章将详细解释什么是大模型的幻觉、其背后的原因，以及如何有效处理它。

甲辰计划（rv2036.org）的主理人吴伟向大家分享甲辰计划对丙午年（2026年）的RISC-V十大进展预测。

PreZ Pass（预写深度通道）是优化3D渲染性能的技术，通过先写深度再写颜色的两阶段渲染避免过度绘制。

Khronos 对行业的影响力深远，这并非源于某家公司的愿景，而是集体智慧和共同目标的结晶。

DenseNet 在 ImageNet 和其他计算机视觉任务上表现出色，解决了传统卷积神经网络（CNN）中可能存在的梯度消失和特征复用效率低的问题。

构建深度学习模型时，你必须做出许多看似随意的决定：应该堆叠多少层？每层包含多少个单元或过滤器？激活函数应该使用relu还是其他函数？

随着工作负载持续扩张，能效如今已与原始性能同等关键。对于研发AI芯片的工程师而言，核心挑战不再仅仅是加速模型运行，而是在每瓦功耗下实现性能最大化。

现代GPU硬件普遍自带Early-Z技术，能够提前丢弃被遮挡像素以提高渲染效率。

从功能汽车到智能体，从出行工具到移动生活空间，AI与汽车的融合已驶入不可逆的快车道。这场变革不仅是技术的升级，更是产业生态、商业模式和人类生活方式的重构。

随着传统芯片架构在功耗、散热和空间方面逼近物理极限，小芯片架构（chiplet architecture）正在兴起，有望为高性能计算（HPC）开辟一条新的发展道路。

在半导体行业的大部分发展历程中，污染问题都被视为颗粒物问题。良率损失可以追溯到异物落在不该落的地方，而工艺控制的重点在于过滤、清洗和分类。

随着传统芯片架构在功耗、散热和空间方面逼近物理极限，一种新型架构正在兴起，有望为高性能计算开辟一条新的发展道路，这种架构被称为Chiplet架构。